FPGA管脚状态

时间：10-02 整理：3721RD 点击：

工程中遇到总线占用的问题，希望各位大大帮忙支持一下，芯片是SPARTAN-6
1,fpga上电未配置时管脚是什么状态，是输入还是输出
2，FPGA配置过程中管脚状态只由HSWAPEN管脚控制吗?只有上拉和高阻状态?
3，管脚约束中NET "XXXXX" PULLDOWN;约束的是管脚什么时间的状态，是配置后的吗?

上一篇：MIPI dsi video mode中,如何确定blanking packet的包长
下一篇：也来说说现在的FPGA学习板

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器