微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 为什么编译工程文件时产生project_time_limited.sof文件?

为什么编译工程文件时产生project_time_limited.sof文件?

时间:10-02 整理:3721RD 点击:

今天编译了一下一个工程,以前编译的时候产生project.sof文件,而今天编译完后却产生了project_time_limited.sof文件,而且用programmer下到fpga中时提示:





然后我根据opencore plus 查到一个有关OpenCore Plus Evaluation of Megafunctions的一个pdf,根据提示我找到如下警告:












我估计是我的triple speed ethernet 失效从而导致我的工程得不到我要的效果,请问哪个大虾能帮帮我解决下这个问题,万分感谢。

看一下tse的license是不是过期了

你的lince过期了,或者你用了里面没破解的功能

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top