微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求教一下约束文件怎么写

求教一下约束文件怎么写

时间:10-02 整理:3721RD 点击:
这是代码,一个简单的抢答器模块//////////////////////////////////////////////////////////////////////////////////
module qdq(
emcee,
cin1,
cin2,
cin3,
cin4,
led
    );

这是约束文件
##
NET emcee                                 LOC = N4 | IOSTANDARD = "LVCMOS18"; ## SW2 pushbutton
##
########LED Pin define#####################
NET led[0]                        
    LOC = T10 | IOSTANDARD = "LVCMOS33";       ## LED1
NET led[1]                       
    LOC = N10 | IOSTANDARD = "LVCMOS33";       ## LED2
NET led[2]                              LOC = T12 | IOSTANDARD = "LVCMOS33";       ## LED3
NET led[3]                              LOC = R10 | IOSTANDARD = "LVCMOS33";       ## LED4

########Switch Pin define#####################
NET cin1                     
       LOC = P4 | IOSTANDARD = "LVCMOS18";        ## KEY1
NET cin2                       
       LOC = F6 | IOSTANDARD = "LVCMOS18";        ## KEY2
NET cin3                     
       LOC = E4 | IOSTANDARD = "LVCMOS18";        ## KEY3
NET cin4                       
       LOC = F5 | IOSTANDARD = "LVCMOS18";        ## KEY4

完全是按照开发板自带的约束文件改了名字, 和模块中的一样,可以出现了错误。
错误信息如下:
ERROR:MapLib:30 - LOC constraint E4 on cin3 is invalid: No such site on the
   device. To bypass this error set the environment variable 'XIL_MAP_LOCWARN'.
ERROR:MapLib:30 - LOC constraint T12 on led<2> is invalid: No such site on the
   device. To bypass this error set the environment variable 'XIL_MAP_LOCWARN'.
ERROR:MapLib:30 - LOC constraint N10 on led<1> is invalid: No such site on the
   device. To bypass this error set the environment variable 'XIL_MAP_LOCWARN'.

谁知道什么原因呢?求赐教

"LVCMOS18";        IOSTANDARD = "LVCMOS33";       好像电压有冲突吧  看是不是在一个bank上

LOC constraint E4 on cin3 is invalid: No such site on the   device.
提示得很清楚啊,无此位置,你检查下使用器件的package,是不是与你用的器件一致。

可用TCL

请问约束文件和TCL是一个意思么?弱弱地问一下。



   不太明白,TCL不是脚本语言吗。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top