FPGA实现任意频率的2倍频.....

DMC?DCM?

lz把想干什么说的清楚一些?
比如输入频率的范围、特性?要求输出有何特性?

   就是希望能用其实现任意频率的倍频..   或者编码信号与时钟的同步

   DCM（数字时钟管理器）  O(∩_∩)O~  输错了

    这个直接写就可以了吧?自己通过两个时钟其中一个为另一个频率的二倍再分别计相同的数，最后输出的就是原频率的二倍。1m以上的可以用时钟的ip core将时钟clk_OUT和clk90_OUT进行异或运算得到。

   j就是时钟的IP CORE不会用额

xilinx的haunted用core_gen生成就是了

ＰＬＬ或ＤＣＭ

如果只是ip core的话，我正在用的片子里能用的只有一个“clock forwarding/board deskew（DCM_SP）”这样一个ipcore 创建一个新文件选择这个ip core然后这个作用范围是5M到240M，选择的时候选择CLK2X那个选项就是直接一个输入频率的2倍频信号我试过几次，貌似只要和你选择的频率差不多就没问题。目测应该选择频率主要是确定检波时间，差不多的话检波能检测到就会按照原定的程序倍频。不过这个应该不是正规方法=。=。

据我所知没有这种东西。无论PLL还是DLL，低于一定频率（常见的是几MHz或者十几MHz），就不能工作。
除非你能保证输入时钟占空比是精确的50%，则另论。

6楼的方法学习了。