微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > FPGA的AD采样后数据不平滑,有坏点

FPGA的AD采样后数据不平滑,有坏点

时间:10-02 整理:3721RD 点击:
RT  用逻辑分析仪发现的,一直有坏点,怎么把他弄平滑点额.....求指导

首先要确定下是FPGA采错了还是模拟信号本来就是有问题的?



   模拟信号我采集的是信号发生器发生的.....



    AD接口时序好好检查一下试试

检查时序,是否发生数据翻转,不行滤波。

1,首先是定位问题,可以将输入到FPGA端的信号接入频谱仪,排除输入信号的问题。
2,如果输入信号没有问题,就看你采集AD数据的方法对不,有没有动态调整DCM来采集数据。选择最佳相位。
3,还有你的AD是否高速AD,如果超过单通道1.5G的时候可能比较麻烦,还有端口上的LVDS的电阻如果外部没有内部是要使用的。



   DCM?  怎么弄  求指教

xilinx的自己写个控制程序动态调起来。
altera的好像有个重配置,具体内容,下载相应的手册。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top