关于FPGA上升沿采样的问题
时间：10-02
整理：3721RD
点击：
信号为40K的编码信号进过100K滤波器后还加了100mV的噪声，现在我通过上升沿检测来计算它的频率，但是现在的问题是FPGA检测时候，会连续检测多个上升沿，现在怎么办?求指导
建议：
1、改进电路及滤波算法?
2、改为上升沿+高电平持续时间检测方式?
我用了FIR的IP核进行处理，用逻辑分析仪看了下 FIR处理前的波形比处理前还差 信号10K，采样率2.5M FIR的截止为200K