DDR3 IP核例化问题

时间：10-02 整理：3721RD 点击：

原理图上有3个DDR3颗粒，其中两个输出16位数据，余下的一个输出8位数据。这3个DDR3是共用地址线还有控制信号。
想知道在例化的时候应该怎么设置，特别是数据位。我这里用的是Altera DDR3 IP core with uniPHY，硬核有MPFE。是直接把输出数据位设成40位（使能ECC），还是说需要通过MPFE设置3个port来控制三个DDR3颗粒?
刚开始做，不是很清楚，求大家帮助啊！
谢谢大家！

上一篇：用DC读取ISCAS 89基准电路的问题
下一篇：altera 与xilinx 并口下载线通用吗？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器