微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助关于XST中关于keep hierarchy的选项:yes、no和soft

求助关于XST中关于keep hierarchy的选项:yes、no和soft

时间:10-02 整理:3721RD 点击:
今天做综合时试验了一下这三个选项的差别,有一些不理解的地方。先说一下这三个选项在ise的manual中的相关描述吧,no选项:synthesize和implementation的时候都不保持设计的层次化,也就是flatten;yse选项:与no相反,保持逻辑层次关系;soft选项:synthesize时保持层次,implementation时进行展平。      我分别看了这三个选项的technology schematic,像manual中所说一样,yes和soft选项生成的图中是按照例化层次分模块显示的,no选项生成的图中就是所有逻辑展平后的效果。但是三个选项分别生成的综合后网表中,只有yes选项里是按每个module综合出了网表,no选项和soft选项都只有顶层一个module,这样的话soft选项时生成的technology schematic和网表是不是矛盾呢?还是我对soft选项或者flatten的理解有错误?
      希望哪位有经验的大侠可以指点一二,谢谢。

你理解对了的,



   那是不是可以理解为soft选项的变化并没有体现在分模块的综合上?虽说他的网表里也只有一个module,但是和no选项生成的网表也很大差异

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top