微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > PC和Virtex7 xilinx fpga通过pcie通信的问题

PC和Virtex7 xilinx fpga通过pcie通信的问题

时间:10-02 整理:3721RD 点击:
大家好,我想在windows xp的平台下通过pcie接口和xilinx fpga virtex-7进行数据通信(pcie core是virtex-7 Gen3 integrated block for pci express,version 1.3 ),可是我对驱动和pcie都不是很了解,希望高手能够不吝解答我如面的疑惑:
1.我想做一个实验,生成一个PCIE的core,再生成一个AXI接口的ram,写入初始值,和PCIE一起挂在AXI总线上,然后将RAM中的值通过PCIE读到PC的APP上,这个实验技术上可行么?
2. pcie 配置区中的bar0,bar1。bar5对应的是memory是实际空间吗,例如我将bar0设为1M的memory,那是不是就有1M的实际的ram空间和她对应。
3.在实际操作中如何使用pcie传输数据,采用中断的方式么?PCIE的core太多pin了,还在海啃中。
先谢谢大家了。

还不如用个WINDRIVE呢,是的,是对用的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top