微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 再请教以太网IP核的问题

再请教以太网IP核的问题

时间:10-02 整理:3721RD 点击:
我用的是ALTERA的IP核,第一次做很多东西不明白想请教一下!
以太网的工作流程是怎样的?
    核的一端是与PHY相连的接口,另一端是FIFO的接口等,如果要发送数据的话是不是只要设置相关的FIFO接口就可以了?还是要通过一些设置?
    简单的说,如果我要发送一组数,如256'h123456...,是不是直接在FIFO的数据接口输出数据,并设计FF_TX_SOP/FF_TX_EOP/FF_TX_WREN等就可以了,还是在这之前要经过一系列别的操作(如写控制字,写地址等等什么的?),谢谢

看ip core的datasheet吧。
还要理解以太网通信的协议。

除了楼上提到的,还要弄明白Avalon-MM和Avalon-ST两种Altera的总线接口

要按IP包协议,将数据打包成TCP,UDP,arp......数据写入FIFO后在写一次启动发送就行了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top