微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 时序分析 怎么取两个CELL之间的逻辑级数?

时序分析 怎么取两个CELL之间的逻辑级数?

时间:10-02 整理:3721RD 点击:
RT  怎么取出来逻辑级数

不知楼上的是逻辑级数是指两个寄存器之间数据所经历单元逻辑个数还是什么?



    就是这个意思
先前取过 忘了记录在哪里了 一下子想不起来

小编可以写个脚本来自动处理

    报告路径以后让脚本去数?

也是一种方法



    更简洁的  有没有办法在PT里面一次完成 ?
  我记得以前做过,实在是想不起来

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top