微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教,关于综合时build的问题

请教,关于综合时build的问题

时间:10-02 整理:3721RD 点击:
请教各位高手:
   在各个单个模块综合后,进行top综合(build)时,build之后出来的net里面,有些单个模块感觉被优化过了,没能保持本来的net。
   想保持住原来的net,不优化,请问设什么设置,什么参数?
   为感

自己顶一下,求教~

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top