使用过Altera PCI IP的大侠请进！

关于lm_lastn信号的产生问题。
文档上说：The local side must assert this signal for one clock cycle to
initiate the end of the current master transaction。
如果我的设计中让该信号持续two clock cycles。不知道对设计有没有影响呢?
IP核内部如何响应这个信号的我们是不知道，所以是否一定得按照文档上说的只给 one clock cycle 才能正常工作呢。
高手赐教啊！谢谢谢谢！

人气不够 大家都回家过年了么

    不知道您用的是哪款芯片，能否传授一下经验啊！