微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于set_clock_gating_style的问题

关于set_clock_gating_style的问题

时间:10-02 整理:3721RD 点击:
请问set_clock_gating_style 中的-num_stages是什么意思?
文档时这么说的:-num_stagesnum_stages_count
Specifies the maximum number of stages for multistage clock gating.我没理解 还请各位帮帮忙!谢谢啦

木有人知道吗

再顶顶呀!

设置多级门控时钟的最大门控层级

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top