Altera 时钟切换

在使用Quartus12.1的时候，某几个模块需要进行时钟切换，切换的模块调用的是ALTCLKCTRL Ip核，使用的是global clock，现在从FPGA的两个全局时钟引脚输入的时钟分别进入各自的锁相环（PLL IP核），输出倍频后的时钟可否作为ALTCLKCTRL的输入?

好高端

    cycloneIII

    OK . Thank u

应该可以

这种问题最好自己试试