微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Formality设置Guidance时错误

Formality设置Guidance时错误

时间:10-02 整理:3721RD 点击:

大家好!我把DC生成的default.svf设置为Formality的Guidance,但提示如下错误:
Error:formality1_svf/svf.txt(line:322)Originally from home/SpeedUp/Design/HPF/FM/default.svf: Parse error.
我在DC中已经加入set_svf -off这一命令,而且在运行Formality之前已经关掉了DC。请问这是什么问题呢?

貌似是语法上有问题

在DC中加入“change_names -rules verilog -hierarchy”

请问speedUp
    在DC中加入“change_names -rules verilog -hierarchy”与guidence error有什么关联?谢谢!

    遇到同样的问题,小编解决了吗?

今天网络速度太慢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top