微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DC出来的面积有cell和total的面积

DC出来的面积有cell和total的面积

时间:10-02 整理:3721RD 点击:
DC出来的面积有cell和total的面积。1,两个面积相差很大。具体是什么原因?,
2,前端估算芯片面积一般用哪个?
3,差别大的面积和WLM的选取有关系是吗?
4,total面积怎么得来的?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top