xilinx tri_EMAC核的一些细节问题

时间：10-02 整理：3721RD 点击：

调用xilinx tri_EMAC核，全双工，10M/100M，在设置clienttxenable为txgmiimiiclk的2分频或者恒为1的两种情况下，仿真时每一个周期都只有clientemactxd（数据，位宽8）的低四位传输至emacphytxd[3:0]，按照Uguide应该是要高低四位轮流发送才对的呀，请问是我仿真做错了还是本身就是这样的?求路过的大侠拉一把

come on ，help

本身就是这样

上一篇：异步FIFO问题
下一篇：modelsim 整型范围问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器