小白求问，关于DDR2的IP核
远多于84个的要看是什么接口了，物理层的还是用户层的，只有物理层的接口才需要用ucf映射。
DDR2的引脚不止84个吧
port (
calib_done : out std_logic;
error : out std_logic;
mcb3_dram_dq : inout std_logic_vector(C3_NUM_DQ_PINS-1 downto 0);
mcb3_dram_a : out std_logic_vector(C3_MEM_ADDR_WIDTH-1 downto 0);
mcb3_dram_ba : out std_logic_vector(C3_MEM_BANKADDR_WIDTH-1 downto 0);
mcb3_dram_ras_n : out std_logic;
mcb3_dram_cas_n : out std_logic;
mcb3_dram_we_n : out std_logic;
mcb3_dram_odt : out std_logic;
mcb3_dram_cke : out std_logic;
mcb3_dram_dm : out std_logic;
mcb3_rzq : inout std_logic;
mcb3_zio : inout std_logic;
c3_sys_clk_p : in std_logic;
c3_sys_clk_n : in std_logic;
c3_sys_rst_i : in std_logic;
mcb3_dram_dqs : inout std_logic;
mcb3_dram_dqs_n : inout std_logic;
mcb3_dram_ck : out std_logic;
mcb3_dram_ck_n : out std_logic
);
这是DDR2的顶层引脚，但是貌似没有数据输出、输入的端口~怎么回事，谢谢
不知道你这个port是什么位置的，正常情况下前缀是mcb3的都是物理层的信号，需要映射到引脚上。数据信号是mcb3_dram_dq，映射到内存条的DQ信号上。应该还有应用层的信号才对
看下IP核的数据手册啊！
这个是top的port，其他的应该都例化在下面的architecture里面了呢~
mcb3_dram_dq 这个引脚即使输入又是输出的吗?那输入输出就不能同步进行了?谢谢
mcb3_dram_dq 这个引脚即使输入又是输出的吗?那输入输出就不能同步进行了?谢谢
mcb3_dram_dq 这个引脚即使输入又是输出的吗?那输入输出就不能同步进行了?谢谢
mcb3_dram_dq 这个引脚即使输入又是输出的吗?那输入输出就不能同步进行了?谢谢
不能同步进行，写的时候作为输出，读的时候作为输入
这些位宽等参数在ip生成的时候都可以配置，原则上也可以手动改参数的大小，但是这些参数和实际使用的ddr2的内存颗粒的相应引脚的位宽相关，所以改的时候要慎重
在IP核配置的时候我好像没有看到关于位宽参数的设置啊，不过有一部需要自己create一个存储器，参数是自己设置的，但是我是按照datasheet填写的，按理说应该是和选用的ddr2的位宽应该一致的（K4T1G164QE-HCE），应该是14位的，但是最后在UCF里面显示的却是8位位宽（dq的，但是mcb3_dram_a 却是14位的）~有点混乱了，多谢多谢~
