微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 用DC综合后网表的功耗估计和布局布线后的功耗估计有多大差别?

用DC综合后网表的功耗估计和布局布线后的功耗估计有多大差别?

时间:10-02 整理:3721RD 点击:
一直以来都以为DC的功耗估计数据都是垃圾,真正要得到靠谱一点的功耗估计都需要将设计布局布线。但是如果采用dc综合后的网表,工艺库直接采用后端的工艺库,这样在pt中用timebased得到的功耗还是很不靠谱么?
望有经验的达人能够给予解答

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top