微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 延时500ms的方法

延时500ms的方法

时间:10-02 整理:3721RD 点击:
请教各位大神,将一个信号延时500ms以后再输出(clk=50MHZ),而且不能失真的方法,我之前有想过用寄存器,但是这样算下来用到的寄存器数量也太大了吧?如果分频的话会造成信号部分失真吧?请问还有其他办法么?谢谢!

可以用计数器配合存储器吧。



    能详细说一下么?谢谢

说白了,就是用存储器代替你的寄存器啊!
如果你真有需要这种延迟!
不大理解为什么需要这样的延迟。
我曾经延迟过6s,好像是做帧同步。
但是那个数据速率很低(50bps),如果需要延迟速度较高的信号,恐怕还得想其他办法。

计数器加FIFO不知道可以不!

我想用计算器,但是按照你的要求计数器得很大才行啊

对信号的延迟,关键不在于时钟的快慢。而是在于数据的速率。
也就是说,只要保证每个数据周期采样1次就好,而不需要每个时钟周期都采样。

位数太多容易引起加法器实现的时候高位延迟太大,因此500ms/20ns=17D-7840需要25bit,容易出现时序问题。建议你分割成几个小的计数器,比如计数5000个0.1ms。

多谢各位

可以预先用低于50MHz的速率多信号进行降采样,用一个D因子的抽取器,当然最好在抽取之前对信号做一个抗混叠的滤波。
你的数据量肯定可以下了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top