微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > XILINX DDR原语模块

XILINX DDR原语模块

时间:10-02 整理:3721RD 点击:
小弟用ADC083000采集到的数据送入FPGA,想将数据由原来的375MHz降频到187.5MHz
小弟新手 求赐教

你可以直接隔一个取一个吧,不过从ADC过来的数据还是375M,注意下那里的时序问题。

不知道小编什么目的,是为了把adc采进来的数据分流还是2倍抽取?

小编你这个东西作出来了没有呢,小弟现在重复着你的道路。求指点啊。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top