微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 板子工作不稳定

板子工作不稳定

时间:10-02 整理:3721RD 点击:

把设计下载到板子上,发现工作不太稳定,给板子施加同样的激励,有时候板子正常工作,有时候又有错误,而且每次错误不一样,激励都是一样的,请问这一般是由什么原因引起的?
顺便说下,我布局布线后的静态时序报告里是时序要求都是满足的

建议先检查电源、时钟、复位等是否正常;
输入信号是否经过同步化处理?

查关键路径,看裕量多大
可以尝试处理下程序,让裕量变大些
不行就加约束

看输入做同步化处理。减少电平触发方式



   把频率降低就稳定了,看来还是时序问题,我目前只做了周期约束和管脚约束,还需要做哪些约束?

个人认为:不稳定的主要原因还是信号同步问题。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top