微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 中断信号一般需要持续多长时间?

中断信号一般需要持续多长时间?

时间:10-02 整理:3721RD 点击:
给CPU的中断信号一般需要持续多长时间?比如一个时钟周期,怎么让interrupt为高以后,下一个时钟周期为低?

同问。

很奇怪的需求

听不懂

要看你是什么中断类型了,脉冲的还是电平的,脉冲的一般是同步过来一个周期信号,也可以是多周期信号,电平就是就是有效电平直到中断源清除

lordlion灰常正确



   thank you!

     举手之劳 不客气

看cpu的spec一般都有写
而且一般都有INTR_IN和INTR_OUT
看INTR_OUT什么时候反映过来更准确

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top