求助：饱和处理
时间：10-02
整理：3721RD
点击：
看到这样一个题目，不理解，希望高手解释一下，先行谢过了。
两个10bit有符号数a[9:0]和b[9:0]相加，要求做饱和处理，取结果的低8位c[7:0]。用Verilog/VHDL描述
这里的饱和处理是什么意思啊?
10-bit有符号数的取值范围是-512(10_0000_0000)~511(01_1111_1111)，两个有符号数加法可能产生溢出。饱和处理应该就是指，如果加法结果超出了表示范围，那么就取接近运算结果的范围边界值。比如256+256，结果为512，发生溢出，那么饱和处理结果应为511。
受教了，谢谢指点