微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于仿真PCIE和RocketIO GTP的ip核

关于仿真PCIE和RocketIO GTP的ip核

时间：10-02 整理：3721RD 点击：

看datasheet说仿真ise中自带的PCIE或者RocketIO GTP ip core
需要先装SmartModels 请问这是什么在哪里安装
谢谢！

ddddddddddddddddddddddddddddd

一般是用modelsim进行仿真吧，需要编译xilinx的库，smartmodel不是安装的，只是xilinx提供给仿真器的器件模型

你有core?试用的还是?

也想了解

上一篇：RocketIO GTP里外接的refclk的频率范围是多少？
下一篇：Rocket IO输出数据有错位，求助~~~

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top