微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > pcie中为什么要设定4kB边界啊?

pcie中为什么要设定4kB边界啊?

时间:10-02 整理:3721RD 点击:
坐等大神回答

因为PC的内存是分页面(page)管理的,一般一个页面(page)大小是4K。加这个限制便于存储和管理。如果把PCIE的驱动改一下,一次DMA传输可以做到很大。

好东西,谢谢小编分享



   只是因为访问内存的关系吗?和PCIE本身的通信机制有没有关系啊?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top