关于VREF管脚的连接问题

我用的是Altera的EP2S30系列的FPGA芯片，需要用到DDR SDRAM，需要接SSTL2电压标准，不知道VREF怎么连接，是不是VREF连到1.25V的话，VCCIO必须连到2.5V，不能连到3.3V。如果这样的话岂不是一个bank内除了DDR SDRAM以外其他的脚都不能用了
请有经验的大侠给说说啊

VREF应该接到VCCIO/2的电平上。但是要注意一点，ddr和DDR2的的VREF VDD VTT等电压上电顺序是有要求的，这种上电顺序一般通过一个外置芯片来实现。我用DDR2的时候是用的LP2996，你可以下个资料参考下，然后找个开发板看看DDR用的什么芯片产生的VREF和VTT。
另外这个BANK用了DDR的确不能用别的东西了。不过一般2.5V和3.3VTTL是可以互驱动的，因此3.3ttl的应用需求剩下的引脚还可以用。DDR2就郁闷了，1。8V,那才是真的浪费

2# cdsmakc
我用的也是LP2996，我用的是484脚的FPGA，一个bank分不下所有的DDR SDRAM的引脚，需要用两个bank，而我用的bank里有配置管脚，如果把VCCIO接到2.5V，会不会配置管脚也不能用了呢

3# zst221000
在使用DDR或者DDR2的BANK里面，所有的VREF都要正确连接。VREF不能用作普通IO。fpga的配置管脚不受IO电平约束。

学习下！

FPGA里面会有IO/VREF引脚，那是怎么连接啊?要不要连接?

同求解   FPGA里面会有IO/VREF引脚，那是怎么连接啊?要不要连接?

还好看到了这个帖子，之前还真没注意这个问题。