微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > synplify中black_box 和 rename_module的设置

synplify中black_box 和 rename_module的设置

时间:10-02 整理:3721RD 点击:
synplify 综合时,将子模块 m.v  设置成 black_box
顶层模块 例化时 将 m 例化为 u_a 和 u_b
module top
  ...
  m  u_a{
   ...
  }
  m  u_b{
   ...
  }
endmodule
经过 synplify 综合后,u_a 被命名为 Z1 ,u_b 被命名为Z2  
cdc 文件设置
define_directive {v:m} {syn_black_box} {1}
define_directive {v:Z1} {syn_rename_module} {m}
define_directive {v:Z2} {syn_rename_module} {m}
可是这样的设置后,Z2 并没有 重命名 m
这个该如何解决?

是应该重命名为u_a, u_b,还是命名为m?
m是模块名,以后的调用应采用例化名,再者,一个同名的模块无法被改名两次?这是不是你无法改名的原因?

问题解决了,m.v 是带参数配置的, 综合时,要生成两个 edf 文件,分别对应 u_a , u_b

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top