微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DC综合时 加 driving_cell的时候有这样的报错怎么解决?

DC综合时 加 driving_cell的时候有这样的报错怎么解决?

时间:10-02 整理:3721RD 点击:
在 做到 set_cell_driving这一步的时候 有一个warning: design rule attributes from the driving cell will be set on the port   这个是什么原因   我加的是 库里面的 buffer啊

先自己顶下 希望有大神看到 帮解决下

这是提醒你,由于你set了driving cell,在这个port上的drc会使用driving cell的。
如果你确定这么设定是ok的,不用管他。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top