请问有人使用过xilinx的RS译码器IP吗

时间：10-02 整理：3721RD 点击：

如题，我最近在使用xilinx的译码器IP，程序跑几个小时后，就发现译码器输出的数据保持不变了，但是输入的数据一切正常，而且诡异的是输出的信号除了数据信号保持不变之外，其他的信号全部正常，err_found和fail也都为低。
另外，这个现象像是一个时间累计的情况，144M时，大概3到4个小时就会错，72M时，大概要6七个小时才会错。
不知道各位有没有这方面的经验啊?谢谢

上一篇：用门电路怎么构成D触发器？
下一篇：Xinlinx cordic_4.0软核输出相位和幅度不正确！

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器