关于VHDL状态机状态编码问题大讨论

最近在看VHDL状态机设计部分的知识，其中状态机状态都是由type关键字枚举出所有状态；那么怎么设置状态编码方式呢?还有就是关于状态编码的选择是如何做的呢?对于同一个状态机，状态编码的不同，出来的电路也有很大差距啊，如何做到最优呢?

一般synthesis工具会做优化。RTL设计不需要考虑这些。除非是非常特殊的情况。

   怎么样才算特殊?