微波EDA网,见证研发工程师的成长! 2025年02月19日 星期三
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > FPGA signaltap 求围观

FPGA signaltap 求围观

时间:10-02 整理:3721RD 点击:


加载中...


如上图,S1是地址累加使能,S2是地址,clk最下面一个,黑线处S2没加是什么个情况?每次测试都这样。
不像是S1在黑线处有低电平glitch。各位大侠帮忙想想还有其他可能么? 谢过!

说的不清楚

应该是代码有问题的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top