微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教create_clock的问题

请教create_clock的问题

时间:10-02 整理:3721RD 点击:
我的design有一个port是功能复用的,其中一个功能是做为外部输入clock使用,其他情况都是做为数据port;
那么我在这个端口创建时钟会对普通功能有影响吗?
如果不创建就会有一些寄存器没有约束!
请问该怎么处理?

当然会啊,我觉得做复用的话,很少有拿时钟信号去复用吧,一般都是专用的



    但是现在的设计就是这样子的,比较纠结;
    如果不创建时钟就会有一些寄存器没有不能发约束到,创建时钟的话就会影响到其他信号;
    纵马办?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top