关于MIG的ucf文件
时间：10-02
整理：3721RD
点击：
我用ISE生成了一个MIG，但是其中的ucf文件要修改，对于其中oserdes和iodelay的lock我不知道怎么确定，有哪位大哥帮帮忙。万分感谢！
这个你要在fpga editer里面去找，根据datasheet里面的较少，确定serdes的位置，对于serdes的约束，应该有专门的介绍，我记得在datasheet里也有的
我通过planahead解决了。谢谢。
你好，MIG不是硬核吗，它的ucf也需要修改吗?
FPGA上的引脚是要根据schematic图进行修改的。
对于Altera的DDR控制器硬核IP，有固定的管脚对应DQ或者A，Xilinx的这些脚可以自由分配吗?
求指教啊，如何使用 Planhead 来修改啊?
请您看一下我的问题：
http://bbs.eetop.cn/thread-390111-1-1.html
xuexi