微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教如何设计时序逻辑电路实现这样的重复脉冲?

请教如何设计时序逻辑电路实现这样的重复脉冲?

时间:10-02 整理:3721RD 点击:
最近在用CMOS设计数字时序脉冲,现有已知脉冲如下图A和B,想用PMOS管和NMOS管搭建电路实现下图C所示脉冲。
A是周期性的脉冲,B是整个大周期里只有一次脉冲,并且只在A的高电平里存在
想让A脉冲每次出现高电平时,在相对位置上都出现相同的脉冲,如C所示,请问该如何实现?


Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top