fpga 时钟100M以上输出时候变形问题
时间：10-02
整理：3721RD
点击：
de2 115的开发板，50M时钟倍到100M的时候输出是类似三角波，高于100M的时候摆幅只有306mv，sma时钟输出有频率限制么?求助大神。
阻抗要匹配。
怎么去阻抗匹配呢，这个我不大了解呢~
是不是本来是一个悬空的管脚，100M时钟输出到这个管脚，然后使用示波器测试?
fpga里面专门时钟输出的那个clk_out引脚，是sma接口的，然后把这个信号输出到示波器去看。
示波器什么型号，带宽是多少?