微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 如何把两路用位同步时钟提取到信号合并后实时发送

如何把两路用位同步时钟提取到信号合并后实时发送

时间:10-02 整理:3721RD 点击:
在接收机中,把两路并行信号用位同步时钟接收下来后,由于数据存在偏差,提取出来后的数据可能不同步,该如何把这两路不同步的数据合并起来实时发送出去。可用FIFO去实现吗?

如果两路数据有严格的时序关系,我认为不用。FIFO也可以,比如两路都是8位 输出16位,你建立个8位入,16位出的FIFO。但得保证写的时候要保证两路信号依次写。

怎样保证两路信号依次写人,必须使用高于位同步时钟的两倍时钟写入吗?比如,分别用500K采样两路信号,然后用至少1M的时钟写两路信号到FIFO吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top