微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教VMM_log的用法

请教VMM_log的用法

时间:10-02 整理:3721RD 点击:
最近在用System Verilog搭建一个验证平台,通过验证一个实例来学习,使用的是VMM方法学,遇到了VMM_log的使用方法问题比如:
仿真过程中发出的消息会被自动存储到某个文件吗,需不需要人工收集和处理;仿真器会针对消息的不同类型和严重程度自动处理吗等等
VMM那本书上感觉讲得有些模糊,用的仿真器是VCS,那位大侠有VMM_log的使用经验,指点一下阿,不胜感激~

这个很detailed内容你可以看一下SystemVerilog验证方法学,中文版的是北航出的,也许会很有帮组,特别是附录部分,讲vmm_log, vmm_data, vmm_xactor的内容,

仿真器会针对消息的不同类型和严重程度自动处理的

。动处理的。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top