微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Modelsim问题?默认变成readonly ?

Modelsim问题?默认变成readonly ?

时间:10-02 整理:3721RD 点击:
双击project下面的.V文件就自动仿真了,,不能打开编辑窗口,还出现license error!默认的应该是编辑啊?并且右键edit不能用,也不能打开编辑窗口,也是仿真了
但是如果用命令edit的话就是正常的?
这个是为什么?难道是license问题?
而且文件默认变成readonly?右键取消readyonly就能编辑

这个是为什么?



    怎么就没个人指点一下

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top