微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 有待测电路,为了得到每个电路节点为0、1的概率,该怎么做?

有待测电路,为了得到每个电路节点为0、1的概率,该怎么做?

时间:10-02 整理:3721RD 点击:
有待测电路,为了得到每个电路节点为0、1的概率,该怎么做?
有待测电路,该给予什么样的激励,能统计每个节点(内部节点和输出)的次数,大致算出每个节点的概率
该怎么搭平台呢?tetramax、perl。
望大家教教。

求指导啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top