slave serial模式配置FPGA的问题

时间：10-02 整理：3721RD 点击：

我用slave serial模式配置virtex4 xc4vfx20，使用cypress CY68013作为主器件，手动生成cclk，每个时钟上升沿将一位数据打到din上，将prog_b拉低再高后能检测到init_b拉低再拉高，但配置结束后就是检测不到done拉高，说明没有配置成功。板子是ADI的官方板子，所以连线肯定没有问题，请问有无高手遇到过这个问题?

上一篇：verilog task problem
下一篇：現到有一塊 Create-SOPC3000 FPGA 開發板

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器