异步复位与同步复位的面积分析？

思考一个问题，在ASIC设计中<1> 采用异步复位方式，要求调用的DFF带外部异步复位pin。
<2> 采用同步复位方式，DFF可以不用复位pin，这样的DFF可以面积小一点，复位信号可以输入D端的逻辑一起综合。
请问这两种设计，哪一种方式的总面积会小?
谢谢

我之前看的资料上是这样说的：
   由于大多数的逻辑器件的目标库内的DFF都只有异步复位端口，所以，倘若采用同步复位的话，综合器就会在寄存器的数据输入端口插入组合逻辑，这样就会耗费较多的逻辑资源。

工艺厂目标单元库中同时提供同步复位的DFF和异步复位的DFF，当然由你设计者自己选择， 试想一下， 就拿一个DFF来说，采用异步复位方式，一个复位信号和数据信号本来可以直接接到复位端口和数据端口， 如果你采用同步复位， 将复位信号和D端逻辑在一起， 势必要增加D端前面的逻辑的逻辑。 这样面积就大了

一样大小了