verilog中各种加减乘除如何优化

如题，碰到很多数学计算的算法需要verilog实现
有人有关于加减乘除这方面优化的资料么，如何写才是比较优化的
怎样才能保证能够速度可以上去呢，不能打拍子太频繁吧。
有这方面资料的麻烦告诉一下，说下名字也可以。多谢啦

opencores论坛上应该有很多开源的代码

加减法采用 超前进位加法器,
乘除法采用 硬件乘法器IP