双FPGA 上电复位启动的同步问题

两片FPGA各自“主动配置”方式启动，内部逻辑有一个主方一个从方（用口线区分），因不可能完全一样的上电加载bit rom时间，主方如何方便地知道从方是否已上电复位了?
难道要做个较复杂的通信协议.

直接把从片的rst信号给主机判断不行吗?如果是想要知道初始化是否完成，主从连一个Pin，从片的pin作为输出，设成内部上拉，复位完成后拉低这个pin，主机就知道了。

你仔细看下配置手册，有很多信号指示POR是否完成、配置是否完成、初始化是否完成等，应该能找到你想要的指示信号

谢谢
"..如果是想要知道初始化是否完成，主从连一个Pin，从片的pin作为输出，设成内部上拉，复位完成后拉低这个pin，主机就知道了。"
   -- 在配置进行过程中（未配置完），如果内部上拉，是否外面读到就是高。
"....有很多信号指示POR是否完成、配置是否完成、初始化是否完成等，应该能找到你想要的指示信号"
   --就是说配置未完成，某个管脚会在一种状态（高或低），问题是“从片”这个信号没连到“主片”上。

你就在从方拉出复位信号给主方

我主、从片都是由DCM_LOCK(fpga内部锁相环)作reset信号，问题是在配置进行过程中DCM_LOCK是否一直是一个状态(未锁定)。而且在配置过程中DCM也无效，DCM_LOCK没意义啊