Formality形式验证问题请教！
时间：10-02
整理：3721RD
点击：
在综合的时候把模拟模块当成黑盒子处理，模拟管脚PAD综合时有warning提示no match pad founa for XX_port......no pad will inserted....，用formality做RTL 和netlist的形式验证时，verify后在模拟管脚（即黑盒子输入）有failing。
请问各位，模拟pad（包括电源及其他IO）在DC综合以及formality时应做怎样的设置和处理?
请问各位，模拟pad（包括电源及其他IO）在DC综合以及formality时应做怎样的设置和处理?
你把pad库的仿真模型读入试试
一般情况下，pad中的电源地等，做验证时有时候是要需要设置don't varify的。
应该是综合时用到的库都应读入
既然当成了黑盒子，我感觉是设置don't varify
感谢小编分享