微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Xilinx ISE 仿真问题

Xilinx ISE 仿真问题

时间:10-02 整理:3721RD 点击:

[attach]484741[/attach]
如图所示 为何我的第二个testbench下的dut是个问号
单独编译stage_16_5已经编译通过了
但是在对应的tb中确一直是问号 仿真出来的结果都是高阻
这是怎么回事?还请各位帮帮忙

?这是什么东东

看不见图,高阻的话原因很多。你觉得应该是什么值?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top