请教ic界的前辈们逻辑综合(synthesis)这个职位怎么样啊？现在这个职位很少阿？

请问大家ASIC synthesis这个职位怎么样啊?就是用Design compiler实现RTL到netlist的转换,用LEC实现形式验证.现在这个职位很少阿?
我也不知道这个职位的难点在哪里?请知道的告知一二啊,不胜感谢！

synthesis 是代码走向实现的起点,是芯片物理实现最关键的环节,综合包括timing constiraint defination, 以及area/timing/power/clockgating的优化，还可以接触到IP\Library的信息，对IC设计的入门还是很重要的。
另外，synthesis 做好了，某种意义上可以把后面的scan,sta, CTS的步骤都简化，毕竟在这个阶段，物理实现的70%信息都有了。
有个建议，作一段时间逻辑综合，转去做逻辑设计或者做后端layout， 毕竟逻辑综合的道道不足以搞很多年。

谢谢！呜呜呜！

逻辑综合也有算一个职位，小公司伤不起啊，前端也会把这个工作给做了啦。

学习2L了。我也IC入门

综合经验很重要

学习ing