FPGA片间通信差分信号对（几十兆速率）采用啥差分电平标准简单？

差分常用的是LVDS，如果是100Mbps以下信号，又在一个板子内，可以用单端线。

Xilinx LVDS可使用内部端接电阻，很方便的。

就是说，FPGA外面不用接任何端接电阻，PCB图直接把两片FPGA对应通信用差分管脚直接接起来，在FPGA内部配端接电阻就行了?

看的pin assignment ， 如果跟别的pin 冲突，是不能打开内部100欧 那就是需要外部加了所以 提前做好pin assignment 跑下 确定没有问题

谢谢两位指点！
再确认下，就是说如果差分对管脚(XX_P,XX_N)如果空闲，就可直接配置打开内部100欧端接电阻，两片FPGA外部管脚对应信号直连，不需再加端接电阻了?