FPGA乘法器问题和quartus仿真问题(初学者拜大神解决)

时间：10-02 整理：3721RD 点击：

1、verilog可以通过c=a*b的语句来做乘法，但这乘法器生成的是逻辑电路，还是调用FPGA资源自带的硬件乘法器?2、DSP9X9和DSP18X18这些是不是硬件乘法器呢?
3、QUARTUS自带的lpm_mult ip核采用哪种乘法器的方式，并行?booth什么的?
4、自带ip核的乘法器与c=a*b生成的乘法器内部结构是否一样，资源消耗是否相同呢?
5、quartus综合后资源消耗应该看哪里呢?

望前辈指点，指教。

c=a*b生成的是逻辑电路，乘法器调用IP核的时候要选择的嘛，输入输出位宽，无符号带符号，流水线级数都有的，综合资源消耗有个report嘛

生成的逻辑电路

有的FPGA 带乘法器而有的FPGA不带乘法器，这个要看生成的report决定呀。

QUARTUS自带的lpm_mult ip 模擬需要 11ns~13ns 左右

上一篇：状态机的others状态中应做什么？
下一篇：求教一个问题，关于“#”

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类